واضح آرشیو وب فارسی:ایسنا: یکشنبه ۱۰ اسفند ۱۳۹۳ - ۰۹:۵۳
پژوهشگران کشورمان با استفاده از فناوری نانو طرحی را پیشنهاد دادهاند که قادر به افزایش سرعت پردازش دادهها و ذخیره اطلاعات دیجیتالی است؛ به کمک این نتایج میتوان سلولهای حافظه کم حجم و سریعی را جهت تولید رایانهها، تلفنهای همراه و یا تلویزیونهای هوشمند طراحی کرد. به گزارش سرویس فناوری ایسنا، شاهین انگیزی، محقق دانشگاه شهید بهشتی و مجری طرح اظهار کرد: در دهههای اخیر، صنعت الکترونیک به میزان قابل توجهی رشد یافته و به همین دلیل اندازه مؤلفههای اساسی این صنعت کاهش یافته است. آتوماتای سلولی کوانتومی (QCA) یکی از فناوریهای نوظهور در مقیاس نانو برای ساخت مدارهای دیجیتالی آینده است. این فناوری به دلیل سه مشخصه چگالی و سرعت بالا و توان مصرفی پایین در سالهای اخیر بسیار مورد توجه قرار گرفته است. مجری طرح با اشاره به این که عنصر حافظه یکی از مدارهای مهم در تمامی نانوالکترونیکها شمرده میشود، عنوان کرد: پیادهسازی این عنصر، برای ذخیره داده در آتوماتای سلولی کوانتومی، دارای چالشهای خاصی است. در این کار از ویژگیهای منحصر به فرد فناوری آتوماتای سلولی کوانتومی، در راستای افزایش سرعت فرایند ذخیره و بازیابی دادهها در سیستمهای دیجیتالی استفاده شده و در نهایت ساختاری نوین برای یک سلول حافظه تک بیتی طراحی شده است. وی افزود: نتیجه اصلی این پژوهش ارائه سریعترین و کوچکترین سلول حافظه در مبحث نانوالکترونیک است. اغلب سیستمهای دیجیتالی نظیر رایانهها، تلفنهای همراه و حتی تلویزیونهای هوشمند امروزی از سلولهای حافظه برای ذخیره و بازیابی اطلاعات استفاده میکنند. انگیزی خاطرنشان کرد: علاوه بر این، یک طراحی پربازده نیز برای دروازه اکثریت پنج ورودی صورت پذیرفته که در تمامی مدارهای QCA قابل استفاده است. وی تصریح کرد: سلول حافظه پیشنهادی در ابعاد 0/08 میکرومتر مربع با مصرف 88 سلول کوانتومی طراحی و عملکرد صحیح آن اثبات شده است. همچنین بهبود قابل توجهی در سرعت پردازشی نسبت به کارهای پیشین حاصل شده است. انگیزی در ادامه عنوان کرد: با مشاهده طراحیهای پیشین سلولهای حافظهای در آتوماتای سلولی کوانتومی (QCA)، به این نکته دست یافتیم که اغلب مدارهای ارائه شده علاوه بر مصرف سختافزار زیاد، از یک موضوع مهم که همان قابلیت پیادهسازی یک لایه مدار است، چشمپوشی کردهاند. لذا در این کار هدف اصلی ارائه یک ساختارQCA کارآمد -از دو جنبه سرعت و چیدمان و با قابلیت پیادهسازی برای سلول حافظه بوده است. مجری طرح خاطرنشان کرد: طرح پیشنهادی مشکلات طراحیهای پیشین نظیر سرعت پایین ذخیره و دستیابی داده و مصرف زیاد سختافزار را حل کرده است. علاوه بر این، در این پژوهش یک ساختار نوین و یک لایه برای دروازه اکثریت پنج ورودی ارائه شده است که میتوان از آن به همراه با یک دروازه معکوس کننده برای پیادهسازی تمامی مدارهای ترکیبی منطقی بهره برد. نتایج این تحقیقات که حاصل همکاری پروفسور کیوان ناوی، عضو هیأت علمی دانشگاه شهید بهشتی، شاهین انگیزی، سمیرا سید صالحی و سهیل سرمدی است، در مجله Microelectronics منتشر شده است. انتهای پیام
کد خبرنگار:
این صفحه را در گوگل محبوب کنید
[ارسال شده از: ایسنا]
[تعداد بازديد از اين مطلب: 29]