-
ModelSim SE یک ابزار برای شبیه سازی و بررسی زبان های توصیف سخت افزار Verilog, VHDL و سیستم های Verilog می باشد. همه طراحان، طرح ها را در کتابخانه کامپایل می کنند و کاربران به شبیه سازی طرح های جدید در این نرم افزار با ایجاد یک کتابخانه به نام Work که نام پیش فرض کتابخانه توسط کامپایلر می باشد می پردازند. بعد از ایجاد کتابخانه های کاری